• 数据算术逻辑单元
• 地址生成单元（AGU）
• 程序控制器以及硬件循环单元
• 位处理单元
• 3条内部地址总线
• 4条内部数据总线
• OnCE调试端口
• 时钟发生电路
  

DSP56800核心的架构采用流线型设计并经过了专门的调整，可实现高效的DSP处理、紧凑的DSP与控制器代码尺寸以及极佳的编译器性能。 下一章节描述了多种高性能信号处理特性。

DSP核心的特性

• 4.57 V-5.5 V时，60 MHz时钟频率下处理速度可达每秒3000万条指令（30 MIPS）
• 2.7 V-3.6 V时，40 MHz时钟频率下处理速度可达每秒2000万条指令（20 MIPS）
• 具备实用的DSP寻址模式的并行指令集
• 单周期16 ´ 16位并行乘法累加器（MAC）
• 2个36位累加器，其中包括扩展位
• 单周期16位柱式位移器
• 硬件DO以及REP循环
• 三条16位内部核心数据总线以及三条16位内部地址总线
• 一个16位外围设备接口数据总线
• 指令集支持DSP以及控制器功能
• 控制器类型寻址模式以及用于较小代码尺寸的指令
• 高效的“C语言”编译器以及本地变量支持
• 与核心紧密连接，具有1 MB程序地址空间
• 软件子例程以及具备无限深度的中断堆栈