单片微控制器P89LPC9321采用低成本封装，基于高性能处理器架构，可以执行2—4个时钟中的指令，是标准的80C51的6倍。P89LPC9321中引入了许多系统级的功能，以减少组件数量，缩小板的大小，并降低系统成本。

特性：

• 在1KB的扇区和64字节页中安置8KB字节可擦除闪存。借助单字节擦除功能，任何字节都可被用作非易失性（non-volatile）数据存储。
• 256字节RAM数据存储器和一个512字节辅助片上RAM。
• 利用片上512字节客户数据EEPROM，可以实现设备的串行连接，保存设备参数等。
• 两个带可选择输入和接口源的模拟比较器
• 独立可编程增益放大器（PGA），可选增益倍数：2x、4x、8x、或者16x
• 可应用于模拟比较器输入
• 2个16位反/定时器（每个经过配置都可触发计时器的端口输出）
• 溢出或者成为脉宽调制（PWM）
• 一个23位系统定时器，也可当作7位实时时钟使用
• 预分频器（prescaler）和一个16位可编程及可读定时器
• 增强型UART，带分数波特速率发生器、中断检测.
• 检测、自动地址检测，400KHz字节宽I2C总线
• 通信端口与SPI通信端口
• 采集/比较单元(CCU)提供脉宽调制、输入采集、以及输出比较
• 功能
• 运行电压范围：2.4V至3.6V VDD。I/O管脚数容许5V电压（可以加大或者提升至5.5 V）
• 4级低电压（节电）检测，停电时容许一定形式的系统宕机。可以选择性地将之配置为中断
• 28针TSSOP、PLCC以及DIP封装，最少23个I/O管脚，使用片上振荡器和复位选项时最大可为26个I/O管脚

其他特性：

• 当运行于18 MHz时，高性能80C51 CPU可为乘、除法之外的所有指令提供111 ns到222 ns的指令循环次数。这是标准80C51运行于同样的时钟频率之下时性能的6倍。以较低的时钟频率实现同样的性能，可以省电，降低电磁干扰（EMI）。
• 利用串行闪存电路内编程（ICP），商用EPROM程序员可以完成简单的开发工作。利用闪存安全位，可以防止有人读取敏感应用程序。
• 设备用于终端应用时，可用串行闪存系统内编程（ISP）完成开发工作。
• 闪存编码内存的应用内编程（IAP）。这个特性允许修改正在运行的应用程序代码。
• 带独立的片上振荡器的看门狗定时器，正常运行频率为400 kHz，±5 %校准，无需外部组件。看门狗预分频器有8个值供选择。
• 由于具备高度精准的RC振荡器选项、时钟倍频选项，无需外部振荡器组件即可运行。RC振荡器是可选的，而且可微调。
• 在RC振荡器、看门狗振荡器、外部时钟源之间进行切换，可快速地切换到最高性能，从而为最小功率活跃模式提供最佳支持。
• 空闲状态，两种不同的休眠降低功率模式。改进了的从休眠模式苏醒操作（一个LOW中断输入引发执行操作）。典型掉电电流为1 mA（完全掉电时电压比较器不可用）。
• 低态有效（Active—LOW）复位。通过片上加电复位功能，无需外部复位组件即可过行。还提供一个软件复位功能。
• 可配置的片上振荡器，其频率范围由用户编制的闪存配置位确定。振荡器选项支持的频率范围：从20 kHz到最大运行频率1818 MHz。
• 振荡器检测失效。看门狗定时器有一个独立的完全片上振荡器，用它能执行振荡器检测失效。
• 可编程端口输出配置选项：类—双向、开漏、推拉式、只输入。
• 在8个I/O管脚（P0.3至 P0.7、P1.4、P1.6、P1.7）上实现高电流源/电流陷落（20 mA）。所有其他端口拥有较高的陷落能力（20 mA）。可为整个芯片设定最大限值。
• 端口“输入模式匹配”检测。当管脚数与可编程模式匹配或不匹配时，0端口能生成中断。
• 控制回转速率端口输出，以降低EMI。输出的最小升降次数约为10ns。
• 如果选择内部复位选项，只需加电和接地连接即可运行P89LPC9321。
• 4个中断优先级。
  
• 8个键盘中断输入，两个附加外部中断输入。
• 施密特触发器端口输入
• 第二数据指针
• 仿真支持