参数搜索
|
首页 » AMCC » PPC440SP

  PPC440SP 处理器
  列清单与比较        
  部件型号 家族 制造商 内核变量 频率 Flash/ROM 封装
 PPC440SP  PPC440  AMCC  PowerPC 440  667MHz  0  FC-PBGA 783
  

适用于存储与网络应用的高级技术。

概述

PowerPC 440SP处理器,作为PPC440嵌入式处理器系列的一员,为苛刻的嵌入式存储与网络应用提供了出色的性能、高带宽、设计灵活性与强健的功能。它采用PowerPC Book E增强型架构,提供高达667MHz的频率并且可在单周期内执行至多2条指令。 PowerPC 440SP处理器具有3个PCI-X 2.0接口,一个片上双数据速率(DDR I/DDR II) SDRAM控制器,I2O消息传送单元,XOR加速器单元与丰富的外设组合,是RAID控制器与存储局域网络(SAN)设备的理想选择。

PowerPC 440SP处理器采用了IBM公司先进的0.13微米CMOS铜工艺技术与创新型设计,可提供低功耗与小封装。与其它PowerPC处理器的应用程序代码兼容性使得生产商能够快速将产品推向市场,以满足不断变化的需求。由强健的外设支持的高度集成能够进一步简化电路板设计并提供成本效益型解决方案。

亮点

  • 提供533MHz至667MHz的性能,可用于嵌入式I/O处理器设计
  • Book E 增强型PowerPC®架构的32位实现
  • 超标量PowerPC 440内核,具有32K指令/32K数据L1缓存,使用高速IBM CoreConnectTM总线技术
  • 256K L2缓存,带奇偶校验——也可以用作片内SRAM
  • 高速处理器局部总线(PLB),带双向交叉开关,支持峰值带宽达10.4GB/秒
  • PCI-X v2.0 DDR兼容(266MHz)桥,带2个64位与1个32位PCI-X接口
  • 双端口32/64位SDRAM存储器控制器,提供两个PLB从段接口,支持166/333MHz DDR I 与 333/667MHz DDR II
  • 内置XOR功能,用于奇偶码产生与校验——提供单通道DMA功能
  • 具有双通道DMA控制器的集成I2O消息传送
  • 最先进的外设,包括10/100/1000 以太网MAC、UART、IIC
  • 为高密度和功率意识型应用提供低功耗与小尺寸外形
  • 提供与其它PowerPC处理器的代码兼容性

特性

  • PowerPC 440内核
    • 533 ~ 667MHz
    • 1,334 DMIPS @ 667MHz
    • 32K/32K 指令缓存/数据缓存,带奇偶校验保护
    • 双发射,超标量,7级流水线
    • Book E架构,32位实现
    • 存储器管理单元
  • L1缓存阵列(Array)与标签(Tag)奇偶校验
    • 启用半可恢复或全可恢复模式的选项
  • 256KB L2数据包/代码存储片上存储器
    • 可配置为L2缓存或数据包/代码存储器
    • L2缓存:统一的4路组相联
    • 数据包/代码存储:PLB-连接,可由440内核与外设内核访问
    • SRAM上的奇偶校验支持
  • CoreConnect
    • CoreConnect处理器局部总线(128位PLB)频率高达166MHz,双向交叉开关结构
    • 64位寻址,提供40GB的PCI存储器空间
    • CoreConnect架构片上外设总线(32位OPB)运行频率高达83MHz
  • 32/64位DDR I/DDR II SDRAM控制器,支持DDR166/333与DDR333/667操作
    • SDRAM控制器,可配置为64位或32位数据宽度
    • 最多2个2GB逻辑bank,共4GB
    • 可选的8位ECC保护
    • DDR333可持续峰值带宽2.6GBps或DDR677可持续峰值带宽为5.3GBps
    • 数据保存装置(在软复位过程中不断刷新)
  • PCI-X 3.3V多口网桥
    • 3个PCI-X v2.0接口,DDR266的频率高达133MHz
    • 64位主(主机)总线,64位次(局部)总线以及32位次(局部)总线
    • 非透明PCI-X至PCI-X桥接功能
    • 持续带宽1.6GBps,峰值带宽2.13GBps(64位)
    • 支持PCI-X v1.0a最高频率133MHz, PCI v2.3最高频率66MHz
    • 可从主PCI-X总线存储器启动
  • 智能消息传送单元
    • (I2O规范)
    • 简化了440内核与PCI-X之间的通信
    • 包括4个序列,用于管理入站与出站消息帧地址
    • 双通道DMA引擎与I2O逻辑并发运行,支持传输
  • XOR内核加速奇偶码产生与校验功能
    • 对多达16个数据流进行XOR校验
    • 可用作单源地址和目标地址的DMA引擎
  • DMA
    • 包含在I2O中的双通道DMA
    • 包含在XOR中的单通道DMA
  • 外部总线控制(EBC)接口
    • 最高频率83MHz,24位地址总线,8位数据总线
    • 支持至多3个外部设备,ROM,RAM或EPROM
  • 以太网端口
    • 1个10/100/1000MBps以太网MAC,全双工GMII/MII接口
    • 存储器访问层(MAL)提供到以太网通道的DMA功能
  • 片上外设
    • 3个串口,遵从16750标准的UART,带64字节的FIFO
    • 2个IIC控制器
    • 多达32个通用I/O(GPIO)
    • 通用定时器
  • 通用可编程中断控制器,支持6个外部中断源与56个内部源。
  • 调试支持
    • JTAG
    • RISCTrace™
  • RISCWatch™ 支持




 
AMCC 405EX



www.amcc.com/embedded

AMCC Arches